# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-15601 / (P2001-15601A)

(43)公開日 平成13年1月19日(2001.1.19)

(51) Int.Cl. <sup>7</sup>		捌記号	FΙ		テ・	-7]-ド(参考)
H01L	21/82	1	H01L	21/82	L	5F038
	27/04			27/04	D	5F064
	21/822					

# 審査請求 未請求 請求項の数9 OL (全 6 頁)


(21)出願番号	<b>特願平11-180815</b>	(71)出願人 000003078
		株式会社東芝
(22)出願日	平成11年6月25日(1999.6.25)	神奈川県川崎市幸区堀川町72番地
		(72)発明者 川澄 篤
		神奈川県川崎市幸区小向東芝町1番地 株
		式会社東芝マイクロエレクトロニクスセン
		ター内
		(74)代理人 100092820
		弁理士 伊丹 勝
		F ターム(参考) 5F038 AV06 BH03 BH19 CA06 CA07
		CA10 CD02 CD14 EZ20
		5F064 CC12 CC23 EE18 EE22 EE26
		EE27 EE43 EE45 EE52
	·	
		· ·

# (54) 【発明の名称】 半導体集積回路

# (57)【要約】

【課題】 電源線ノイズの影響を効果的に低減することを可能とした電源線レイアウトを持つ半導体集積回路を提供する。

【解決手段】 シリコン基板1は、NMOSトランジスタ領域3とPMOSトランジスタ領域4とに区画され、M1, M2の金属層により信号配線6, 8が形成される。PMOSトランジスタ領域3の上部に、VSS線10とVDD線14が同じ幅をもって重ねられ、NMOSトランジスタ領域4の上部にVDD線11とVSS線13が同じ幅をもって重ねられる。VSS線10とVDD線11とは同じM3層をパターニングして形成され、VSS線13とVDD線14は同じM4層をパターニングして形成される。VSS線10, 13と、VDD線11, 14との間には、MOSキャパシタCが接続される。



## 【特許請求の範囲】

【請求項1】 半導体基板と、この半導体基板に形成された素子と、この素子が形成された半導体基板上に形成された信号配線、低レベル側電源線、及び高レベル側電源線とを有する半導体集積回路において、

1

前記低レベル側電源線と高レベル側電源線は、略同じ幅をもって層間絶縁膜を挟んで上下に重なるように配設されていることを特徴とする半導体集積回路。

【請求項2】 前記半導体基板は、NMOSトランジス タが形成されたNMOSトランジスタ領域とPMOSト 10 ランジスタが形成されたPMOSトランジスタ領域とに 区画されており、

前記半導体基板のNMOSトランジスタ領域とPMOSトランジスタ領域上にそれぞれ、第1の層間絶縁膜を介して第1層の低レベル側電源線と第1層の高レベル側電源線が形成され、

前記第1層の低レベル側電源線と第1層の高レベル側電源線上にそれぞれ、第2の層間絶縁膜を介して重なるように、第2層の高レベル側電源線と第2層の低レベル側電源線が形成されていることを特徴とする請求項1記載 20の半導体集積回路。

【請求項3】 前記第1層の低レベル側電源線及び第1層の高レベル側電源線はそれぞれ、前記第1の層間絶縁膜を貫通するコンタクトを介して前記NMOSトランジスタ領域及びPMOSトランジスタ領域に接続され、

前記第2層の高レベル側電源線及び第2層の低レベル側電源線はそれぞれ、前記第2の層間絶縁膜を貫通するコンタクトを介して前記第1層の高レベル側電源線及び第1層の低レベル側電源線と相互接続されていることを特徴とする請求項2記載の半導体集積回路。

【請求項4】 前記第1層の低レベル側電源線と第1層 の高レベル側電源線は第1の金属膜をパターン形成した ものであり、

前記第2層の低レベル側電源線と第2層の高レベル側電源線は第2の金属膜をパターン形成したものであることを特徴とする請求項2記載の半導体集積回路。

【請求項5】 前記信号配線は、前記低レベル側電源線 及び高レベル側電源線より下に形成されていることを特 徴とする請求項1記載の半導体集積回路。

【請求項6】 半導体基板と、この半導体基板に形成された素子と、この素子が形成された半導体基板上に形成された信号配線、低レベル側電源線、及び高レベル側電源線とを有する半導体集積回路において、

前記低レベル側電源線と高レベル側電源線は、少なくと も2層ずつが層間絶縁膜を介して交互に上下に重なるよ うに配設されていることを特徴とする半導体集積回路。

【請求項7】 前記信号配線は、前記低レベル側電源線及び高レベル側電源線のうち最下層電源線と同じ金属膜をパターン形成したものであることを特徴とする請求項6記載の半導体集積回路。

【請求項8】 前記低レベル側電源線及び高レベル側電源線は、前記半導体基板の素子が形成されていない領域上に略同じ幅をもって重なるように配設されていることを特徴とする請求項6記載の半導体集積回路。

【請求項9】 前記低レベル側電源線と高レベル側電源線の間に前記半導体基板に形成されたMOSキャパシタが接続されていることを特徴とする請求項1又は6記載の半導体集積回路。

#### 【発明の詳細な説明】

## 0 [0001]

【発明の属する技術分野】この発明は、半導体集積回路 に係り、特に電源線のレイアウトに関する。

# [0002]

【従来の技術】CMOS集積回路では、シリコン基板はNMOSトランジスタを形成するNMOSトランジスタ 領域とPMOSトランジスタを形成するPMOSトランジスタ領域に区画される。CMOS集積回路では、回路構成上、高レベル側電源線(以下、VDD線という)はPMOSトランジスタ領域に直接接続され、低レベル側電源線(以下、VSS線という)はNMOSトランジスタ領域に直接接続されることが多い。このため一般に、VDD線はPMOSトランジスタ領域上に配置される。

【0003】これらの電源線の幅は、供給すべき電流の 総量と許容できる電圧降下を考慮して決定される。簡単 に説明すれば、電源線の抵抗値をR、消費電流をIとし て、V=R×Iなる電圧降下Vは電源線ノイズとなるか ら、これが回路性能に悪影響を及ぼさない程度に抵抗値 Rを抑えるように電源線の幅が決定される。

り 【0004】近年、集積回路製造技術の進歩により、トランジスタのサイズ縮小と駆動力の向上が図られ、これによりトランジスタ領域上の電源線の太さは減少し、供給すべき電流の総量は増大している。電源線はトランジスタ領域を外れて配置することは可能であるが、これはチップ面積を増大させる。チップ面積を増大させないためには、近年の集積回路で実用されている多層配線技術を利用すればよい。例えば、NMOSトランジスタ領域上に、VDD線を2層に分けて積層し、PMOSトランジスタ領域上に、VDD線を2層に分けて積層する。

40 【0005】一方、集積回路における電源線では、上述した抵抗によるノイズの他に、インダクタンスによるノイズの問題もある。電源線の他、集積回路チップとこれを収納するパッケージを接続するワイヤや接続リード等のインダクタンスもあり、これらの総インダクタンスをしたしたとき、V=-L(di/dt)で表される電源線ノイズが発生する。また、特に同期式の半導体集積回路では、電流は定常的に流れず、クロックに同期して大きなピーク電流が流れる。このピーク電流による電圧降下も電源線ノイズとなるからこれを抑えることが必要になる。これらのノイズ低減のためには、非常に太い電源

3

線を必要とする。

## [0006]

【発明が解決しようとする課題】以上のように、従来の 半導体集積回路では、電源線ノイズを低減しようとする と、電源線の幅が大きくなるという問題がある。VDD 線とVSS線をそれぞれ2層構造とすることは、チップ 面積を増大させずに実質的に電源線抵抗を下げる上で有 効であるが、この方式でも前述したピーク電流等による 電源線ノイズを効果的に低減するには不十分である。ピ ーク電流による電源線ノイズを低減するには、VDD線 10 とVSS線とを大きな容量で結合させる手法が有効であ る。即ち、VDD線とVSS線とを容量結合させれば、 一方での急峻な電圧変化が他方に結合され、VDD線と VSS線が同相で電圧変化することにより、回路に供給 される電源電圧を一定に保持することができる。そして そのためには、VDD線とVSS線の間にMOSキャパ シタを接続することが有効である。しかし、VDD線と VSS線の間にMOSキャパシタを接続しても、そのM OSキャパシタを接続した位置から離れた位置では、抵 抗の影響で容量結合の効果が相対的に低下する。従っ て、MOSキャパシタにより長いVDD線とVSS線を その長手方向の全体にわたって容量結合させるには、M OSキャパシタを多数必要とする。これは、チップ面積 の増大をもたらす。

【0007】この発明は、上記事情を考慮してなされた もので、電源線ノイズの影響を効果的に低減することを 可能とした電源線レイアウトを持つ半導体集積回路を提 供することを目的としている。

# [0008]

【課題を解決するための手段】この発明は、第1に、半 導体基板と、この半導体基板に形成された素子と、この 素子が形成された半導体基板上に形成された信号配線、 低レベル側電源線、及び高レベル側電源線とを有する半 導体集積回路において、前記低レベル側電源線と高レベ ル側電源線は、略同じ幅をもって層間絶縁膜を挟んで上 下に重なるように配設されていることを特徴とする。

【0009】この発明によると、低レベル側電源線(VSS線)と高レベル側電源線(VDD線)を上下に略同 じ幅をもって重ねることにより、VSS線とVDD線を 全体的に大きく容量結合させることができる。この容量 結合の結果、VSS線或いはVDD線において電源線ノ イズが発生した場合にも、VSS線とVDD線とで同相 の電圧変化となり、回路に与える影響が低減される。

【0010】この発明において好ましくは、VSS線とVDD線とはそれぞれ少なくとも2層ずつ次のような態様で積層される。即ち半導体基板がNMOSトランジスタが形成されたNMOSトランジスタ領域とPMOSトランジスタが形成されたPMOSトランジスタ領域とに区画されている場合に、NMOSトランジスタ領域とPMOSトランジスタ領域上にそれぞれ、第1の層間絶縁

膜を介して第1層のVSS線と第1層のVDD線が形成される。第1層のVSS線と第1層のVDD線上にそれぞれ、第2の層間絶縁膜を介して重なるように第2層の

4

ぞれ、第2の層間絶縁膜を介して重なるように第2層の VDD線と第2層のVSSが形成される。

【0011】この様な電源線レイアウトを用いることにより、VSS線とVDD線の容量結合を大きく保ち、しかもチップ面積を増大させることなく、VSS線及びVDD線の抵抗を小さくすることができる。この場合更に好ましくは、第1層のVSS線及び第1層のVDD線はそれぞれ、第1の層間絶縁膜を貫通するコンタクトを介してNMOSトランジスタ領域及びPMOSトランジスタ領域に接続される。第2層のVDD線及び第2層のVSS線はそれぞれ、第2の層間絶縁膜を貫通するコンタクトを介して第1層のVDD線及び第1層のVSSと相互接続される。

【0012】この発明は、第2に、半導体基板と、この 半導体基板に形成された素子と、この素子が形成された 半導体基板上に形成された信号配線、低レベル側電源 線、及び高レベル側電源線とを有する半導体集積回路に 20 おいて、前記低レベル側電源線と高レベル側電源線は、 少なくとも2層ずつが層間絶縁膜を介して交互に上下に 重なるように配設されていることを特徴とする。

【0013】この発明によると、一つの低レベル側電源線(VSS線)は上下から高レベル側電源線(VDD線)により挟まれ、また一つのVDD線は上下からVSS線により挟まれることになる。従って、VSS線とVDD線の間の容量結合はより大きなものとなり、電源線ノイズの影響が低減される。またこの発明において好ましくは、VSS線及びVDD線は、半導体基板の素子が形成されていない領域に略同じ幅をもって重なるように配設される。

【0014】更に、第1及び第2の発明において、好ましくは、VSS線とVDD線の間に半導体基板に形成されたMOSキャパシタが接続される。これにより、VSS線とVDD線の容量結合は一層大きなものとなる。

# [0015]

【発明の実施の形態】以下、図面を参照して、この発明 の実施の形態を説明する。

[実施の形態1] 図1は、この発明の実施の形態1によるCMOS集積回路の模式的な断面構造を示す。シリコン基板1は例えばp型であり、これにn型ウェル2が形成されて、NMOSトランジスタ領域3とPMOSトランジスタ領域4とが区画されている。図では、NMOSトランジスタ領域3に一つのNMOSトランジスタQNを示し、PMOSトランジスタ領域4に一つのPMOSトランジスタQPを示している。

【0016】素子形成された基板1上には、信号配線と電源線とが多層に配設される。この実施の形態の場合、信号配線と電源線とに4層の金属層M1~M4が用いられている。即ち、NMOSトランジスタQN及びPMO

SトランジスタQPが形成された基板上に層間絶縁膜5 を介して、M1層のパターニングにより第1の信号配線 6が形成され、更にこの上に層間絶縁膜7を介して、M 2層のパターニングにより第2の信号配線8が形成され ている。

【0017】第2の信号配線8の上には、層間絶縁膜9 を介して、M3層のパターニングによりVSS線10と VDD線11が形成されている。VSS線10は、NM OSトランジスタ領域3の上部に位置し、VDD線11 は、PMOSトランジスタ領域4の上部に位置する。こ れらのVSS線10及びVDD線11の上に更に層間絶 緑膜12を介して、M4層のパターニングにより、VS S線13とVDD線14が形成されている。VSS線1 3は、下地のVDD線11と略同じ幅WをもってVDD 線11に重なるようにレイアウトされ、VDD線14は 同様に、下地のVSS線10と略同じ幅WをもってVS S線10に重なるようにレイアウトされている。このレ イアウトの様子は、図2に示した通りである。幅Wは、 20~50μmに設定され、VDD線14, 11とVS S線10,13とは長手方向のほぼ全長にわたって、重 20 なるようにする。

【0018】NMOSトランジスタ領域3上のVSS線 10は、層間絶縁膜5,7,9を貫通するコンタクト2 1によりNMOSトランジスタ領域3の基板1に接続さ れる。PMOSトランジスタ領域4上のVDD線11は 同様に、層間絶縁膜5,7,9を貫通するコンタクト2 2によりPMOSトランジスタ領域4のn型ウェル2に 接続される。NMOSトランジスタ領域3上の最上層の VDD線14とPMOSトランジスタ領域4上のVDD 線11とは、図2に示すようにピアコンタクト23を介 して相互接続される。同様に、図2に示すように、PM OSトランジスタ領域4上の最上層のVSS線13とN MOSトランジスタ領域3上のVSS線10とは、ピア コンタクト24を介して相互接続される。

【0019】VSS線10とVDD線11及び14との 抵抗面の間、及びVSS線13とVDD線11及び14 との対抗面の間には、それぞれ結合容量が入るが、この 実施の形態の場合これらの結合容量とは別に、図1に等 価的に示したように、少なくとも一つずつのMOSキャ パシタCが接続される。MOSキャパシタCは、基板1 に形成されるMOSトランジスタを用いて構成される。 図3は具体的に、VDD線11とVSS線10の間に接 続される一つのMOSキャパシタCの構造とそれらの接 統関係を示している。図3のMOSキャパシタCはNM OSトランジスタの例である。この場合、ゲート電極3 1をVDD線に接続し、ソース32とドレイン33を共 通にVSS線に接続する。この接続により、NMOSト ランジスタはチャネルに反転層が形成されて、大きな容 量を示す。 PMOSトランジスタを用いた場合には、ゲ

線に接続すればよい。

【0020】この実施の形態によると、NMOSトラン ジスタ領域3上にはVSS線10とVDD線14が同じ 幅をもって重ねて積層され、VSS線10とVDD線1 4とは層間絶縁膜14を挟んで大きな容量結合を持つ。 同様に、PMOSトランジスタ領域4上にはVDD線1 1とVSS線13とが同じ幅をもって重ねられ、VDD 線11とVSS線13とは大きな容量結合を持つ。

6

【0021】具体的に、VDD線とVSS線の幅をそれ 10 ぞれ50 μm、長さを共に200 mmとし、この全てが 重なるとする。また、層間絶縁膜12の厚みを1μm、 比誘電率を4.0とする。このときVDD線とVSS線 の間の結合容量Cpは、Cp=4.0×8.855×1  $0^{-12} \times 5.0 \times 1.0^{-6} \times 2 \times 2.0.0 \times 1.0^{-3} / 1.0^{-6} =$ 708. 4 [pF] となる。従って、上下に重なるVD D線とVSS線とは、一方で急峻な電圧変化が生じたと してもこれが他方にも結合する結果、同相の電圧変化を 示し、回路に対する電源線ノイズの影響が低減される。 また、MOSキャパシタのみを用いて局所的に結合させ る場合と異なり、VSS線とVDD線が長手方向に全体 的に大きく容量結合するから、電源線ノイズの場所依存 性がなくなる。

【0022】また、多層配線技術を利用して、信号配線 とは別の金属層により、VSS線とVDD線をそれぞれ 2層ずつ配置することにより、集積回路チップの面積を 増大させることなく、低抵抗のVDD線及びVSS線を 得ることができる。更にこの実施の形態の場合、各VS S線とVDD線の間にMOSキャパシタを接続すること により、一層容量結合を大きくして、電源線ノイズの影 30 響を効果的に低減することができる。

【0023】更にまた、この実施の形態の場合、NMO Sトランジスタ領域3上では、VSS線10がVDD線 14の下にあり、NMOSトランジスタ領域3に直接接 続されることが多いVSS線10のNMOSトランジス タ3領域へのコンタクトを容易にしている。 同様に、P MOSトランジスタ領域4上では、VDD線11がVS S線13の下にあり、PMOSトランジスタ領域4に直 接接続されることが多い VDD線 11の PMOSトラン ジスタ4領域へのコンタクトを容易にしている。この結 40 果、コンタクト不良等を生じることなく、信頼性の高い 集積回路が得られる。

【0024】 [実施の形態2] 図4は、実施の形態2に よるCMOS集積回路の模式的構造を示している。この 実施の形態においても、4層の金属層M1~M4を用い て信号配線と電源線を形成している。 基板 1 は先の実施 の形態1と同様に、PMOSトランジスタ領域4とNM OSトランジスタ3が形成されている。トランジスタが 形成された基板1上に、層間絶縁膜41を介して、M1 層のパターニングにより、VDD線42と信号配線43 ートをVSS線に接続し、ソース及びドレインをVDD 50 が形成されている。VDD線42は、層間絶縁膜41に

7

形成されたコンタクト44を介してPMOS領域3に接続される。

【0025】VDD線42と信号配線43の上に、層間 絶縁膜44を介して、M2層のパターニングによりVS S線45が形成されている。このVSS線45は、少な くとも一部VDD線42と重なるようにパターニングさ れ、また層間絶縁膜41,44を貫通するコンタクト4 6により、NMOSトランジスタ領域3に接続されてい る。VSS線45の上には、層間絶縁膜47を介して、 M3層のパターニングによりVDD線48が形成されて いる。このVDD線48は少なくとも一部がVSS線4 5に重なり、また図では示していないが適当な箇所でV DD線42に対してピアコンタクトにより接続される。

【0026】VDD線48上には更に層間絶縁膜49を介して、M4層のパターニングによりVSS線50が形成されている。VSS線は、少なくとも一部VDD線48と重なり、またピアコンタクト51を介して下のVSS線45と接続される。具体的にこの実施の形態の場合、ピアコンタクト51は、下地のVDD線48を取り囲むようにして長手方向の複数箇所(図4では2箇所示 20している)に形成される。

【0027】以上のようにこの実施の形態では、VDD線42、48とVSS線45、50が交互に2層ずつ積層されている。即ち、VSS線46は、上下からVDD線48は、上下からVSS線50、45により挟まれる。以上により、VDD線42、48とVSS線45、50との間の容量結合は大きいものとなり、電源線ノイズの影響が低減される。更に、VDD線48を取り囲むように長手方向にピアコンタクトを多数配置すれば、VDD線48とVSS線45、50との間の容量結合はより強くなる。この実施の形態においても好ましくは、図4に示したように、VDD線42、48とVSS線45、50の間に、MOSキャパシタCを挿入する。これにより、一層大きな容量結合が可能になる。

【0028】 [実施の形態3] 図5は、実施の形態3によるCMOS集積回路の模式的構造を示している。この実施の形態においても、4層の金属層M1~M4を用いて信号配線と電源線を形成している。基板1は先の実施の形態1と同様に、PMOSトランジスタ領域4とNMOSトランジスタ3が形成されているが、VSS線及びVDD線は、PMOSトランジスタ領域3及びNMOSトランジスタ4の外の素子分離領域60上に配設される

【0029】即ち、トランジスタが形成された基板1上に、層間絶縁膜51を介して、M1層のパターニングにより、VSS線52と信号配線(図示しない)が形成される。VSS線52は、図の紙面に直交する方向に長く配設される。この上に層間絶縁膜53を介して、VDD

線54と信号配線(図示しない)が形成される。VDD線54は、VSS線52と略同じ幅で且つ、その長手方向の主要部がVSS線52と重なる。更にこの上に、層間絶縁膜55を介して、VSS線56が形成される。VSS線56は、VDD線54と略同じ幅で且つ、その長手方向の主要部がVDD線54と重なる。更にこの上に、層間絶縁膜57を介して、VDD線58が形成される。VDD線58は、VSS線56と略同じ幅で且つ、その長手方向の主要部がVSS線56と重なる。

8

【0030】なお図では示していないが、VSS線52,56の間、及びVDD線54,58の間はそれぞれ、適当な箇所でビアコンタクトにより相互接続される。この実施の形態においても、VSS線52,56とVDD線54,58が交互に2層ずつ積層されて、大きな面積で対抗する。従って、VSS線52,56とVDD線54,58とは大きな結合容量を示し、電源線ノイズの影響を低減することができる。この実施の形態においても好ましくは、図5に示したように、VSS線52,56とVDD線54,58の間に、MOSキャパシタCを挿入する。これにより、一層大きな容量結合が可能になる。

#### [0031]

【発明の効果】以上述べたようにこの発明によれば、VSS線とVDD線とを重ねて配設することによりそれらの容量結合を大きくして、電源線ノイズの影響を効果的に低減した半導体集積回路を得ることができる。

# 【図面の簡単な説明】

【図1】この発明の実施の形態によるCMOS集積回路の断面構造を示す図である。

30 【図2】同実施の形態の電源線レイアウトを示す図である。

【図3】同実施の形態のMOSキャパシタの構造と接続 関係を示す図である。

【図4】この発明の他の実施の形態によるCMOS集積 回路の断面構造を示す図である。

【図5】この発明の他の実施の形態によるCMOS集積 回路の断面構造を示す図である。

## 【符号の説明】

1…シリコン基板、2…n型ウェル、3…NMOSトランジスタ領域、4…PMOSトランジスタ領域、5,7,9,12…層間絶縁膜、6,8…信号配線、10,13…VSS線、11,14…VDD線、21,22…コンタクト、23,24…ピアコンタクト、C…MOSキャパシタ、41,44,47,49…層間絶縁膜、42,48…VDD線、45,50…VSS線、44,46,51…コンタクト、51,53,55,57…層間絶縁膜、52,56…VSS線、54,58…VDD線、60…素子分離領域。

